

32 位微控制器

如何提高 ADC 采样精度

应用笔记

Rev1.0 2023 年 11 月

适用对象

产品系列	产品型号
HC32A/F/L/M	所有型号

声 明

- ★ 小华半导体有限公司（以下简称：“XHSC”）保留随时更改、更正、增强、修改小华半导体产品和/或本档的权利，恕不另行通知。用户可在下单前获取最新相关信息。XHSC 产品依据购销基本合同中载明的销售条款和条件进行销售。
- ★ 客户应针对您的应用选择合适的 XHSC 产品，并设计、验证和测试您的应用，以确保您的应用满足相应标准以及任何安全、安保或其它要求。客户应对此独自承担全部责任。
- ★ XHSC 在此确认未以明示或暗示方式授予任何知识产权许可。
- ★ XHSC 产品的转售，若其条款与此处规定不同，XHSC 对此类产品的任何保修承诺无效。
- ★ 任何带有“®”或“™”标识的图形或字样是 XHSC 的商标。所有其他在 XHSC 产品上显示的产品或服务名称均为其各自所有者的财产。
- ★ 本通知中的信息取代并替换先前版本中的信息。

©2023 小华半导体有限公司 保留所有权利

目 录

适用对象	2
声 明	3
目 录	4
1 概述	5
2 SAR ADC 简介	6
2.1 SAR ADC 原理	6
2.2 SAR ADC 固有误差	7
3 ADC 外部误差来源及解决办法	8
3.1 参考源	8
3.1.1 参考源电压范围	8
3.1.2 参考源精度	9
3.1.3 参考源噪声	9
3.2 电源噪声	10
3.3 ADC 的输入阻抗与采样时间	11
3.4 输入信号	14
3.5 IO 串扰	15
3.6 软件方式提高精度	15
4 总结	16
版本修订记录	17

1 概述


HC32A/F/L/M 系列产品是小华半导体基于 ARM cortex 内核推出的 MCU，每款 MCU 均内置 1~3 个逐次比较数模转换单元（SAR ADC）。每个单元可支持 8~16 个外部引脚输入通道或特定的内部电压、温度等信号采样。精度最高为 12 bit，最高采样转换速率可以达到 2.5 mbps，内部通道灵活映射，采样结果可通过 DMA 实现数据读取，并且能够与多功能 TIMER 联动，实现采样时序精确控制。能够满足绝大部分消费，家电及工业产品对 ADC 的需求。

本文描述 SAR ADC 的原理及固有误差、影响其采样精度的主要因素以及如何提高 ADC 的采样精度。

2 SAR ADC 简介

2.1 SAR ADC 原理

逐次比较 ADC (SAR ADC)，顾名思义是通过输入信号与参考源电压进行逐阶比较，实现模拟信号转换为数字信号。SAR ADC 的转换过程分为两个阶段：采样阶段和转换阶段。



采样阶段：

$SW1$ 闭合， $SW2$ 断开， V_{in} 通过内部开关 R_{ADC} 对采样电容 C_{ADC} 充电。采样周期结束后进入转换阶段。

转换阶段：

$SW1$ 断开， $SW2$ 闭合，采样电容上的电压（理想情况为 V_{in} ）与 $\frac{1}{2} * V_{REF}$ 进行比较，如果 $V_{in} \geq \frac{1}{2} * V_{REF}$ ，则最高位置 1，同时 DAC 输入下一个比较值 $\frac{3}{4} * V_{REF}$ ， V_{in} 再与 $\frac{3}{4} * V_{REF}$ 比较确定次高位的值。根据比较结果再输出 DAC 值，进行比较，最后得出转换值。

2.2 SAR ADC 固有误差

SAR ADC 的原理和结构决定了其存在几种固有误差。




图 2-1 SAR ADC 误差

■ 偏置误差 E_0

偏置误差是指当转换值为 1 时，实际输入模拟量与理论输入模拟量的差值。偏置误差可为正，也可为负。

■ 微分非线性误差 E_D

微分非线性误差是指在转换值变化 1，实际模拟量步长与 1 LSB 之间的最大差值。

$$E_D = \text{实际模拟变化} - 1 \text{ LSB}$$

■ 积分非线性误差 E_L

积分非线性误差是指在实际模拟量与实际转换曲线之间的最大偏差值。

■ 总未调整误差 E_T

总未调整误差是指实际模拟量与理想转换曲线之间的最大误差值。

■ 增益误差 E_D

增益误差是指最后一次转换实际模拟量与理论模拟量之间的误差值。

3 ADC 外部误差来源及解决办法

3.1 参考源

由于 SAR ADC 的原理是通过将输入信号与参考电压进行比较从而获得转换结果，即：

$$\text{Code}_{\text{ADC}} = \frac{V_{\text{in}}}{V_{\text{ref}}} * 2^N \quad (1)$$

从等式（1）可以看出， V_{ref} 对 ADC 的精度影响非常大，主要表现在以下方面：

3.1.1 参考源电压范围

参考源电压需要满足：1. 高于输入信号最高电压，低于等于 ADC 电源电压。

2. 尽量接近输入信号范围。

- 参考源电压高于输入信号电压，才能准确测量到输入信号的极值。低于等于 ADC 电源电压，防止参考电压源对 ADC 电源形成电流倒灌。
- 参考源电压范围接近输入信号范围，最大程度提高理论精度。例如：

对于一个 12 bit 的 ADC，输入信号范围为 0~1.8 V。

如果参考电源电压选择为 3.3 V，则 $1 \text{ LSB} = \frac{3.3}{2^{12}} = \frac{3.3}{4096} = 0.81 \text{ mV}$ ，在这种情况下，理论上能够实现 0.81 mV 的精度。

如果参考电源电压选择为 2.0 V，则 $1 \text{ LSB} = \frac{2.0}{2^{12}} = \frac{2.0}{4096} = 0.49 \text{ mV}$ ，在这种情况下，理论上能够实现 0.49 mV 的精度。

优化建议：

- 合理的参考源电压范围可以显著提高理论采样精度，参考源略大于输入信号最大幅值。当然，在实际产品应用中，参考源不一定是任意选择，可能就是使用电源电压，那么将输入信号进行合适的放大，使其最大幅值接近参考源范围，也可以减少精度损失。对于小华半导体 MCU，参考源除了满足略大于输入信号，也需要满足规格书中的特殊要求，比如：小华半导体的 HC32F4A0 中要求。

符合	名称	最小值	典型值	最大值
V_{ref}	正参考电压	1.8 V	-	AVCC

$$0 \leq V_{\text{ref}} - \text{AVCC} \leq 1.2 \text{ V}$$

3.1.2 参考源精度

由等式 (1) 不难理解, ADC 的转换值是输入信号与参考源的相对值, 参考源有较高精度, 才能保证 ADC 的输出结果精确。参考源的精度受包括温度系数, 线性调整率, 负载调整率等因素的影响。这些因素都需要关注, 尤其在高精度场合。

假如 12-bit ADC 输入信号为 2.5 V, 参考电压 3.3 V, 则转换后的值为:

$$\frac{2.5}{3.3} * 2^{12} = 0xC1F$$

如果参考源精度为 1%, 假设为 $3.3 * 0.99 = 3.267$ V, 则转换后的值为:

$$\frac{2.5}{3.267} * 2^{12} = 0xC3E$$

$$\text{Code}_{\Delta} = 0xC3E - 0xC1F = 31 \text{ LSB}$$

所以 1% 的精度就远无法满足 1 LSB 精度要求, 需要提高精度。

优化建议:

- 在高精度的场合, 往往需要使用高精度电压基准 IC 为 ADC 提供参考源。

3.1.3 参考源噪声

在 ADC 转换过程中, ADC 内部电容切换以及充电过程会导致输入尖峰电流, 这些尖峰电流会导致参考源电压出现尖峰, 从而影响 ADC 的采样精度, 尤其当输入信号较大时, 参考源噪声影响更明显。所以减小参考源电压的噪声至关重要。

优化建议:

- 一方面可选择低噪声 LDO 或电压基准作为 ADC 参考源。
- 另一方面, 小华半导体也推荐客户在芯片参考源就近处配置低 ESR 的陶瓷电容, 进行噪声抑制, 同时为参考源提供就近储能。以 HC32F4A0 为例, 其数据手册中要求进行如下配置:




图 3-1 HC32F4A0 ADC 参考源电容

- PCB layout 时, 保证参考电源回路尽量小, 并且与数字地分割, 采用单点接地, 与模拟电源地使用同一地平面。储能和去耦电容尽量靠近电源引脚。

3.2 电源噪声

前面讨论了参考源噪声对于 ADC 精度的影响，实际上“干净”的 ADC 供电电源对于 ADC 也是至关重要。电源噪声一方面可能影响 ADC 内部电路，也可能传导到参考源或则输入信号，导致采样误差。

DC-DC 电源：DC-DC 电源以开关形式传递能量，其拓扑中存在高频的开关信号，同时伴随对电感、输出电容充放电。开关信号有可能在电源输出或地平面感应出尖峰脉冲，而电感、输出电容充放电过程会导致输出电压有较明显纹波。这些都可以视为来自电源的噪声。

线性 LDO：线性 LDO 是基于线性环路控制，无开关信号，不会产生尖峰脉冲，且纹波较小。具备较高电源抑制比（PSRR）和低噪声的 LDO 是理想的模拟电源供电方案。

优化建议：

- 对于为模拟模块供电的电源，最好使用具有高 PSRR 及低噪声的 LDO，避免直接使用开关电源供电从而引入较大尖峰脉冲和纹波。
- 同样，小华半导体 MCU 也要求在模拟电源引脚附近配置低 ESR 的陶瓷电容进行去耦和储能。




图 3-2 HC32F4A0 模拟电源电容

- PCB layout 时，保证模拟电源回路尽量小，并且与数字地分割，采用单点接地。储能和去耦电容尽量靠近电源引脚。

3.3 ADC 的输入阻抗与采样时间

在小华半导体 MCU 的规格书中 ADC 部分，一般都会列出该型号 ADC 的重要参数，如下表：

表 3-51 ADC 特性

符号	参数	条件	最小值	典型值	最大值	单位
V_{AVCC}	电源	—	1.8	—	3.6	V
$V_{REFH}^{(1)}$	正参考电压	—	1.8	—	V_{AVCC}	V
f_{ADC}	ADC 转换时钟频率	高速工作模式下 $V_{AVCC}=2.4 \sim 3.6V$	1	—	60	MHz
		低速工作模式下 $V_{AVCC}=1.8 \sim 2.4V$	1	—	30	
		超低速工作模式	1	—	8	
V_{AIN}	转换电压范围	—	V_{REFL}	—	V_{REFH}	V
R_{AIN}	外部输入阻抗	详见公式1	—	—	50	$k\Omega$
R_{ADC}	采样开关电阻	—	—	3	6	$k\Omega$
C_{ADC}	内部采样和保持电容	—	—	4	7	pF
t_D	触发器转换延迟	$f_{ADC} = 60 \text{ MHz}$	—	—	0.3	μs

其中标明了 ADC 的采样开关电阻 R_{ADC} ，ADC 的内部采样和保持电容 C_{ADC} 。从而根据公式计算允许的最大外部输入阻抗。这里提到的公式即为：

$$R_{AIN} \leq \frac{t}{C_{ADC} * \ln 2^{N+1}} * R_{ADC}$$

其中：

t：采样周期

N：ADC 位

SAR ADC 的采样电路可以简化为下图：




图 3-3 SAR ADC 原理框图

当 ADC 内部通道切换到某一外部引脚时，引脚上的信号电压将通过 R_{AIN} 和 R_{ADC} 对 C_S 进行充电。其充电时间常数为：

$$\tau = (R_F + R_{ADC}) * C_{ADC}$$

假设 C_S 的初始电压为 V_{t0} ，系统单位阶跃响应为：

$$V_t = V_{t0} + (V_{in} - V_{t0}) * (1 - e^{-\frac{t}{\tau}})$$

在固定时间（即采样时间 t ）之后， C_{ADC} 电容两端电压与信号源之间电压差为：

$$V_{err} = (V_{in} - V_{t0}) * e^{-\frac{t}{\tau}} \quad (2)$$

当 $V_{t0} = 0$ 时，即初始状态为零时，误差最大。 V_{in} 越大，误差也越大，等于 V_{REF} 时最大。

充电曲线如下图：




图 3-4 RC 单位阶跃响应

假如要求采样精度达到 1/2 LSB，则误差需要满足：

$$V_{in} * e^{-\frac{t}{(R_F + R_{ADC}) * C_{ADC}}} \leq \frac{1}{2} * \frac{V_{ref}}{2^N}$$

化简可以得到：

$$R_F \leq \frac{t}{C_{ADC} * \ln 2^{N+1}} - R_{ADC} \quad (3)$$

或

$$t \geq (R_F + R_{ADC}) * C_{ADC} * \ln 2^{N+1} \quad (4)$$

所以，要想获得较高的采样速率，则需要减小外部输入阻抗，如果外部阻抗较大，则需要考虑增加驱动级进行阻抗转换，或则增加采样时间。

在实际应用中，ADC 输入引脚可能会外接 RC 滤波电路，如图 3-5。




图 3-5 ADC 外接 RC 滤波电路图

这种情况下，充电分为 2 个阶段，过程如下图。




图 3-6 电容平衡及充电过程

假设在 ADC 通道切换到该外部引脚前 C_F 两端电压已经达到输入信号幅值 V_{in} 。内部开关闭合后 C_F 与 C_{ADC} 电荷进行均衡，最终达到电压平衡。

平衡后的电压：

$$V_{s_t1} = \frac{V_{in} * C_F}{C_F + C_{ADC}} \quad (5)$$

在此平衡电压下，输入信号再通过 $R_{AIN} + R_{ADC}$ 对 C_F 和 C_{ADC} 再进行充电，充电的起点为平衡后的电压，时间常数为：

$$\tau = (R_F + R_{ADC}) * (C_F + C_{ADC})$$

将等式 (5) 带入等式 (2) 可以得到：

$$V_{err} = \left(\frac{V_{in} * C_{ADC}}{C_F + C_{ADC}} \right) * (1 - e^{-\frac{t}{\tau}})$$

如果要满足 1/2LSB 的精度，则须满足：

$$\left(\frac{V_{in} * C_{ADC}}{C_F + C_{ADC}} \right) * \left(1 - e^{-\frac{t}{(R_F + R_{ADC}) * (C_F + C_{ADC})}} \right) \leq \frac{1}{2} * \frac{V_{ref}}{2^N}$$

化简后可以得到

$$R_F \leq \frac{t}{(C_F + C_{ADC}) * \ln \frac{C_{ADC}}{C_F + C_{ADC}} 2^{N+1}} - R_{ADC} \quad (6)$$

当 $C_F = 0$ 时，则等式 (6) 与等式 (3) 是统一的。

这里 R_F 与 C_F 的取值，还需要考虑其带宽。通常情况下，为了保证输入信号经过滤波器之后不失真，满足以下条件：

$$\tau_{AIN} \geq 10 * \tau_{FILT}$$

即：

$$f_{FILT} \geq 10 * f_{AIN} \quad (7)$$

RC 滤波电路的 3dB 带宽为：

$$f_{3db} = \frac{1}{2\pi} f_{FILT} \quad (8)$$

另外，在实际系统中， C_s 的初始电压往往是上一个通道的电压，所以如果两个连续采样的通道输入电压相差较大，第一个通道对第二个通道的采样精度就可能产生影响。

优化建议：

- 确保足够的采样时间。
- 减小外部输入阻抗，对于高阻抗输入源，则需要增加驱动级。
- 增加 RC 滤波以抑制输入信号噪声，同时需要考虑 RC 带宽。
- 尽可能避免压差过大的两路信号安排到相邻采样通道。

3.4 输入信号

根据等式 (1) 不难发现，直接关系到转换结果的因素除了参考源，另外一个因素就是输入信号本身，当输入信号较小时，输入信号噪声影响明显。

对于直流输入信号，需要关注信号是否有尖峰脉冲或纹波。信号源的输出阻抗也需要关注，如果输出阻抗过大，导致输出电流能力不足，则在高速采样时，采样电容在采样期间无法充满。

对于交流信号，也需要关注信号是否有尖峰脉冲或纹波。如果 ADC 前端使用放大器或 RC 滤波电路。放大器的带宽，RC 的带宽需要确保输入信号不失真。

优化建议：

- 降低信号源阻抗，提供足够的充电电流。
- 增加适合的 RC 滤波器，降低输入信号噪声，RC 带宽可根据等式 (7)、(8) 进行粗略估算，也可以根据如下公式进行精确计算：

$$\tau_{FILT_MAX} = \frac{t}{\ln\left(\frac{2^{N+1} * 2\pi f_{AIN} * V_{peak} * t_{CONV} * C_{ADC}}{V_{REF} * (C_F + C_{ADC})}\right)}$$


RC 滤波电路的 3 dB 带宽为：

$$f_{3dB} = \frac{1}{2\pi * \tau_{FILT_MAX}}$$

- 增加放大器进行阻抗转换。
- 通过准确的时序触发 ADC 采样，避开输入信号的噪声点。


3.5 IO 串扰

IO 串扰可能是来自于电路板上相邻线路的干扰，也有可能来自于 MCU 端口内部的耦合。尤其是当 ADC 走线近距离有持续的高速方波信号（通讯信号、PWM 信号等）。这种方波信号会通过电容耦合方式在临近的 ADC 线路上产生尖峰，影响 ADC 采样精度。



优化建议：

- 安排引脚功能时，尽可能避免 PWM，高速通讯口与 ADC 引脚相邻。
- PCB layout，ADC 输入信号线路远离 PWM 或高速通讯线路。
- 使用地线将 ADC 输入信号线路与 PWM 或高速通讯线路隔离。



3.6 软件方式提高精度

通过优化电源噪声，外部电路等方式提高 ADC 采样精度是根本手段，然而实际应用中，往往系统电气环境非常复杂，硬件改善也会一定程度上增加成本，并且 ADC 固有误差以及白噪声也无法通过硬件方式进行改善。所以，通过软件方式提高采样精度也是重要手段。

优化建议：

- 软件滤波，可以根据噪声特性、实时性、软件开销等因素，采用合适的软件滤波方式，比如：平均值滤波、中值滤波、一阶滤波、IIR 等滤波方式。
- 过采样，过采样可以有效提高 ADC 的 SNR，提高 ADC 的数据有效位。适用于对时间实时性要求不高，且 MCU 存储资源比较丰富的场合。

4 总结

逐次比较 ADC（SAR ADC）具有速度快、精度较高、成本低等优点，广泛应用于各种 MCU 中。本应用笔记简要描述了 SAR ADC 的工作原理，固有误差。重点讲解了对 ADC 采样精度有较大影响的因素，以及在实际应用中如何优化设计。比如：减小系统噪声、控制输入阻抗、延长采样时间等等。另外，在一些应用中，合理利用其他外设来触发 ADC 采样以规避噪声也是常见的方式。

总之，ADC 作为信号链最后一个环节，对于控制的稳定性、精确性、实时性都至关重要。除了与 ADC 本身有关系以外，电源和外部电路设计也需要与 ADC 匹配。小华半导体致力于提供高性能的 MCU，同时也向客户提供强力有的技术支持，减轻研发人员负担，缩短产品上市时间。

版本修订记录

版本号	修订日期	修订内容
Rev1.0	2023/11/08	初版发布。